Introductie
Ontwikkel omgeving
Alternatieve omgeving
1. Eerste project
Eerste project
NAND poort
AND poort
Simulatie
Synthetiseerbaar
Opdracht 1: OR gate
2. Volgende stap
Vectors
Signals
Processen
Generate
Generic
Opdracht 2: Ripple carry adder
3. ALU
Wat is een ALU?
2's Compliment
Status codes ALU
ALU Design
Opdracht 3: ALU
Opdracht - testbench ALU
4. Sequentiële logica
Intro Sequentiële logica
Registers
Shift registers
SISO
PISO
PIPO
SIPO
Reset
Meerdere registers
Opdracht 4: Register file
Opdracht - testbench
5. RISC-V-like CPU
Een CPU maken
Program counter
Integratie
Opdracht 5: Processor
Opdracht - testbench
6. B-instructies
Jumps
Details
7. Finite State Machines
Finite State Machine (FSM)
Voorbeeld verkeerslicht
Voorbeeld verkeerslicht timer
Opdracht 7: Finite State Machine
Extras
Tuning
Tips & Tricks
VHDL - korte naslag
Hardware vs software
Entiteiten en architecturen
Hiërarchie
Libraries
Arrays
Packages
Processen
Signalen vs. variabelen
Flipflop en latches
Voorbeelden
Linear feedback shift register
More
ECTS Sheet
Toledo
Built with
from
Grav
and
Hugo
Digitale elektronische schakelingen
> 7. Finite State Machines
Finite State Machines
Image courtesy:
AI
-
Copilot
