Introductie
Ontwikkel omgeving
Alternatieve omgeving
1. Eerste project
Eerste project
NAND poort
AND poort
Simulatie
Synthetiseerbaar
Opdracht 1: OR gate
2. Volgende stap
Vectors
Signals
Processen
Generate
Generic
Opdracht 2: Ripple carry adder
3. ALU
Wat is een ALU?
2's Compliment
Status codes ALU
Opdracht 3: ALU
Oprdracht - testbench ALU
4. Sequentiële logica
Intro Sequentiële logica
Registers
Shift registers
SISO
PISO
PIPO
SIPO
Reset
Opdracht 4: Program counter
Opdracht - testbench
5. Hack CPU
Een CPU maken
ISA
A instructie
C instructie
C instructie - compute
C instructie - destination
C instructie jump
Opdracht 5: CPU
Opdracht - testbench
Opdracht - firmware
Zelfstudie VHDL
Hardware vs software
Entiteiten en architecturen
Hiërarchie
Libraries
Arrays
Packages
Processen
Signalen vs. variabelen
Flipflop en latches
Voorbeelden
Linear feedback shift register
Zelfstudie FSM
Finite State Machine (FSM)
Voorbeeld verkeerslicht
Voorbeeld verkeerslicht timer
Extras
Tuning
Tips & Tricks
More
ECTS Sheet
Toledo
Built with
from
Grav
and
Hugo
Digitale elektronische schakelingen
> 4. Sequentiële logica
Sequentiële logica
Image courtesy:
pexels
-
Oană Andrei
